在VHDL的端口声明语句中，用( )声明端口模式为双向方向。
A: IN
B: INOUT
C: OUT
D: BUFFER
A: IN
B: INOUT
C: OUT
D: BUFFER
B
举一反三
内容
- 0
VerilogHDL的端口声明语句中,用()关键字声明端口为双向端口。 A: inout B: INOUT C: buffer D: BUFFER
- 1
Verilog HDL的端口声明语句中，用（ ）关键字声明端口为双向端口。 A: INOUT B: BUFFER C: buffer D: inout
- 2
任Verilog HDL的端口声明语句中，用（）关键字声明端口为双向端口。 A: inout B: INOUT C: BUFFER D: buffer
- 3
VHDL的端口说明语句声明端口为输入方向，应该使用选项（）。 A: BUFFER B: OUT C: IN D: INOUT
- 4
在VHDL的端口声明语句中,端口方向包括:in、out、buffer和______ 。