主从型RS触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的————；已知输入端S=0，R=1，在CP触发边沿作用下，其输出端Q为————。 6ad6d5fd4caaab00e136104739ee6261.jpg
下降沿，0
举一反三
- 主从型RS触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端S=1，R=0，在CP触发边沿作用下，其输出端Q为 。[img=117x146]1802e88cadadc1c.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 主从型RS触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端S=0，R=1，在CP触发边沿作用下，其输出端Q为 。[img=117x146]180324c616a2629.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 主从型RS触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端S=0，R=1，在CP触发边沿作用下，其状态输出端Q为 。[img=139x173]17de8ebf027bd50.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 边沿型D触发器的逻辑符号如图所示,其输出状态的变化,发生在时钟脉冲CP的————;已知输入端D=1,在CP触发边沿作用下,其输出端Q为————。 A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 边沿型D触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端D=0，在CP触发边沿作用下，其输出端Q为 。[img=104x146]18032a9541fd05a.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
内容
- 0
边沿型D触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端D=0，在CP触发边沿作用下，其输出端Q为 。[img=292x261]1802e88d186e7f2.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 1
边沿型D触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端D=1，在CP触发边沿作用下，其输出端Q为 。[img=292x261]1802e88c739ec82.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 2
边沿D触发器逻辑符号如下，其输出状态变化应该发生在时钟CP( )，若D=1，则时钟作用下，输出Q为（ ）。463dabc0b964126e195dabab8e3ee686.png
- 3
边沿型JK触发器的逻辑符号如图所示 已知输入端J 1 K 0 RD 1 其输出端Q为
- 4
由D触发器的应用电路如图7－67所示，设触发器输出Q的初值为0，在时钟CP脉冲的作用下，输出Q为()。 A: 1 B: CP C: 脉冲信号，频率为时钟脉冲频率的1／2 D: 0