某电平异步时序逻辑电路有-一个输入X和一个输出Z，每当x出现一次0→1→0的跳变后，当X为1时输出Z为1,典型输入输出时间图如图6.41所示。建立该电路的原始流程表。
解答:(1)根据题意作输入输出图，对该输入输出时间图按输入信号的跳变进行时间划分后，可根据题意设立与各时刻输入输出对应的稳定状态如下图所示[img=532x239]17d2c1f2ea78e74.png[/img][img=517x236]17d2c1f63b3a234.png[/img](2)由此可得到原始流程表。[img=540x285]17d2c1fa871fe91.png[/img]
举一反三
- 某电平异步时序电路有两个输入[tex=1.214x1.214]Eh13YTQY62V2jiw99mPjtA==[/tex]和[tex=1.214x1.214]CN6DjqLuf+rqHGJDNNgdBg==[/tex]和一个输出Z。当X2= 1时，Z总为0;当[tex=1.214x1.214]CN6DjqLuf+rqHGJDNNgdBg==[/tex]=0时， X的第一次从0 →1的跳变使Z变为1，该1输出信号-直保持到[tex=1.214x1.214]CN6DjqLuf+rqHGJDNNgdBg==[/tex]由0→1，才使Z为0。试用与非门实现该电路功能。
- ●某逻辑电路有两个输入端分别为X和Y，其输出端为Z。当且仅当两个输入端X和Y同时为0时，输出Z才为0，则该电路输出Z的逻辑表达式为 (9) 。(9) A: X-Y B: X+Y C: X○+Y D: X·Y
- 某序列检测器有一个输入端κ和一个输出端Z。从输入端x输入一串随机的二进制代码，当输入序列中出现011，输出Z产生一个1输出，平时Z输出0。试作出该序列检测器。
- 某同步时序逻辑电路有两个脉冲输入x1、x2，一个输出Z，输入和输出的关系如下：若2个x1之间出现了2个x2脉冲，则Z=1，否则Z=0，一旦Z变为1，则只有当输入x2脉冲后，Z才变为0。约定x1和x2不能同时出现。该电路最简状态表需要最少状态。典型输入输出序列为： 输入：x1 x2 x2 x1 x1 x1 x2 x1 x2 x2 x1 输出：0 0 0 1 1 1 0 0 0 0 1
- 设计一个串行数据检测器。电路的输入信号是与时钟脉冲同步的串行数据X,输出信号为Z;要求电路在X信号输入出现101序列时,输出信号Z为1,否则为0。输入信号X序列及相应输出信号Z的波形示意图如图所示。
内容
- 0
一个逻辑电路，有三个输入（A，B，C）和一个输出F。当三个输入的和为奇数时，输出F为1。该电路的逻辑状态表如下所示，该状态表是否正确？ A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1
- 1
一个逻辑电路，有三个输入（A，B，C）和一个输出F。当三个输入的和为偶数时，输出F为1。该电路的逻辑状态表如下图所示。
- 2
有一个函数 x x<1 y= 2x-1 1<=x<10 3x-11 x>=10 写一段程序，输入x，输出y 输入 一个数x 输出 一个数y 样例输入 5 样例输出 9
- 3
一个逻辑电路，有三个输入（A，B，C）和一个输出F。当三个输入的和为奇数时，输出F为1。该电路的逻辑状态表如下所示，该状态表正确的。ABCF00000011010101101001101011001111
- 4
1、一个逻辑电路，有三个输入（A，B，C）和一个输出F。当三个输入的和为奇数时，输出F为1。该电路的逻辑状态表如下所示，该状态表是否正确？ABCF00000011010101101001101011001111A正确B错误