Verilog 语言规定了逻辑电路中信号的4种状态，分别是0，1，X和Z，其中0表示低电平状态，1表示高电平状态，X表示 ，Z表示 。
不定态# 高阻态
举一反三
内容
- 0
中国大学MOOC: 逻辑状态“1“表示的是高电平，“0”表示的是低电平
- 1
逻辑状态“1“表示的是高电平，“0”表示的是低电平 A: 正确 B: 错误
- 2
通常用“1”和“0”来分别表示高电平、低电平方式称为正逻辑；用“0”表示高电平，“1”表示低电平，称为负逻辑
- 3
Verilog HDL四种基本的值中Z表示（ ）。 A: 高阻状态 B: 逻辑1 C: 未知状态 D: 逻辑0
- 4
逻辑电路中,高电平表示1,低电平表示0。