• 2022-07-27
    由或非门构成的SR锁存器,在S = 1,R = 0时,锁存器的输出状态为“0”(       )。
  • 内容

    • 0

      基本SR锁存器,现态为1,若此时输入S=R=0,锁存器的次态变为1,则该锁存器是由2个基本()非门构成

    • 1

      由两个TTL或非门构成的SR锁存器,当R=S=0时,锁存器的状态为不定。

    • 2

      中国大学MOOC: 由或非门构成的基本SR锁存器在S=1、R=0时,将使锁存器进入置位状态。

    • 3

      在基本SR锁存器的符号中,S,R分别代表置1和置0输入信号。对于与非门构成的基本SR锁存器,S,R为低电平有效,而对于或非门构成的基本SR锁存器,其S,R为高电平有效。

    • 4

      或非门构成的基本SR锁存器当SR=10时,锁存器输出什么状态