在verilog HDL的逻辑运算中，设A=8’b11010001,B=8’b00011001，则表达式“A&B”的结果为（ ）
A: 8’b00010001
B: 8’b11011001
C: 8’b11001000
D: 8’b00110111
A: 8’b00010001
B: 8’b11011001
C: 8’b11001000
D: 8’b00110111
举一反三
- 在Verilog HDL的逻辑运算中，设A=8’b11010001，B=8’b00011001，则表达式“A&B”的结果为（）。 A: 8’b00010001 B: 8’b11011001 C: 8’b11001000 D: 8’b00110111
- 在Verilog HDL的逻辑拼运算中，设A=8'b11010001，B=8'b00011001，则表达式“A&B”的结果为________。 A: 8'b00010001 B: 8'b11011001 C: 8b11001000 D: 8'b00110111
- Verilog HDL逻辑运算中，设A=8’b11010001, B=8’b00011001, 则A&B=8’b00010001。（ ） A: 正确 B: 错误
- Verilog HDL逻辑运算中，设A=8’b11010001, B=8’b00011001, 则A&B=8’b00010001。（ ）
- 在Verilog HDL的逻辑运算中，设A=8’b11010001,B=8’b00011001，则表达式“A&B”的结果为（ ）