在Verilog HDL的逻辑运算中，设a=2，b=0，则a&&b结果为（）， a||b结果为（）。
举一反三
- 在Verilog HDL的逻辑运算中，设A=4´b1010，则表达式~A的结果为
- 在Verilog HDL的逻辑运算中，设A=8’b11010001,B=8’b00011001，则表达式“A&B”的结果为（ ）
- 在Verilog HDL的缩减操作运算中，已知设A=8'b11010001，则“|A”运算的结果为( )。 A: 0 B: 1 C: x D: z
- 智慧职教: 20.在Verilog HDL逻辑运算中，设A=8’b11010001, B=8’b00011001，则表达式“A^B”的结果为（ ）
- 在Verilog HDL的逻辑拼运算中，设A=8'b11010001，B=8'b00011001，则表达式“A&B”的结果为________。 A: 8'b00010001 B: 8'b11011001 C: 8b11001000 D: 8'b00110111