• 2022-07-25
    在Verilog HDL的逻辑运算中,设A=4`b1100,B=6`b010110,则表达式”A&B”的结果为( )
    A: 6`b011010
    B: 6`b000100
    C: 6`b010100
    D: 4`b0100