智慧职教: 21.在Verilog HDL并接操作运算中，已知A=8’b11010001, B=8’b10100010，则{A[3:0],B[5:2]}的结果是（ ）
举一反三
- 在Verilog HDL的并接操作运算中，已知A=8'b11010001，B=8'b10100010，则{A[3:0]，B[5:2]}的结果是()。 A: 8'b11010001 B: 8'b10100010 C: 8'b00011000 D: 8'b11110000
- 下列程序段的输出结果是 a = [1,2,3,4,5] b = a c = a[:] b[1] = 6 c[2] = 5 print(a[0]+a[1]+a[2])
- 在Verilog HDL的缩减操作运算中，已知设A=8'b11010001，则“|A”运算的结果为( )。 A: 0 B: 1 C: x D: z
- 已知a=[[1,2,3],[2,2],[3,2,1]]，则a[1][1]+a[-1][-1]结果是 A: 1 B: 2 C: 3 D: 4
- 关于以下程序段的说法中，正确的有（）个。 a = [1,2,[3,4]] b = [1,2,(3,4)] (1)变量a有3个元素 (2)变量b有4个元素 (3)变量a和b都是列表类型 (4)a[2][0]的值为3 (5)b[2][1]的值为4 (6)语句a[2][1]=5可以正常执行 (7)语句b[2][0]=8可以正常执行 A: 3 B: 4 C: 5 D: 6