关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！ 2022-07-01 TTL逻辑门电路如图所示·,输出端的逻辑状态是:() A: 逻辑1 B: 逻辑0 C: 高电平 D: 低电平 E: 高阻态 F: 不确定 TTL逻辑门电路如图所示·,输出端的逻辑状态是:()A: 逻辑1B: 逻辑0C: 高电平D: 低电平E: 高阻态F: 不确定 答案： 查看 举一反三 74系列的TTL门电路如图所示,输出端的逻辑状态是:() A: 逻辑1 B: 逻辑0 C: 高电平 D: 低电平 E: 高阻态 F: 不确定 三态门的输出状态有：低电平、高电平和 三种状态。 A: 高阻态 B: 低阻态 C: 逻辑1 D: 逻辑0 三态门的输出状态有？ A: 高电平、低电平、高阻态 B: 高电平、低电平 C: 逻辑1和逻辑0 D: 与、或、非 使用三态门电路可以构成数据总线，它的输出电平有逻辑“1”、逻辑“0”和高阻（浮空）三种状态。 在TTL集成逻辑门电路中，保证输出高电平所允许的最大输入低电平，称（）。 A: 开门电平 B: 关门电平 C: 阈值电平 D: 门槛电平
