• 2022-07-01
    用一片[tex=2.429x1.286]dcj4FF2PtRJ3qSDSuTVAVg==[/tex]码十进制译码器和附加门实现[tex=4.357x1.286]xdWd+le+1BRUqLurvBNFdA==[/tex]码至余[tex=0.5x1.286]w9szX5MVVkKzPTQtDmrYaA==[/tex]码的转换电路。
  • 解 设 [tex=4.357x1.0]pjSIv/Eb7jdh0C48yZJWMg==[/tex] 码输入为[tex=4.714x1.214]/1odWYTMsxRzQran2+DbxTb74+f2INA2K5RVJiFlnBw=[/tex], 余[tex=0.5x1.286]w9szX5MVVkKzPTQtDmrYaA==[/tex]码输出为 [tex=4.357x1.214]pRcD6iBHFmgjJ30EP3DOYUBfpFD41m8pVjL+VpJYCxw=[/tex], 根据真值表可写出输出函数表达式:[tex=16.0x8.071]cy+3DL52VAa+DTx4eH/bJ/My5mW1Cxxse6XB7D+aLgjcp+uOr6MRqA4bcBVKMoQcKTHTU32nOftQwjqzz9rH+n4f037zlOvODmuQA4vVBeL2fgdVi+mkMzrbt1L5sTMdY7gjgksQ9CQAvHJax2FDrahQl8rvdeB0sku0NKHy2SiocNEdKV/Ove7Sd+56H6yXpsSALgGGM6PlpT7tAOOPcK9qkziNgViUOdCvYwy9Jz2jDpexm4EHdI9ixZlqvrSM+55UdBF+TibrA7lqcH3qJKsZidhfGMeNPCnVUuPJF52OWLnSfBoyAm6IDjD/lfsRBsP+ulHCtf7bv3UgUzm3bt67mBGTo3ri0I/S3ww1TZ7/VdLE3+VKZ3BgcUdfoWu3zC9FXMd9eoYqfgzfQ6tRoVi9EftY1s+FtZPS9ysugvXLga+Up3hnY+gmUPzPxr8k[/tex]逻辑电路如图解[tex=2.643x1.286]zqD10vdZeaN/q7jqsOC5UA==[/tex]所示。[img=464x273]17d2bacba93726b.png[/img]

    举一反三

    内容

    • 0

      试用一片[tex=0.5x1.286]X6iJNuFeF/rBw2Gd0zF7BQ==[/tex]位数值比较器[tex=3.286x1.286]mWAdOv2oWYLPkQapdmqQXw==[/tex]和一片[tex=0.5x1.286]X6iJNuFeF/rBw2Gd0zF7BQ==[/tex]位二进制加法器[tex=3.786x1.286]s/bb86uJ74w61pFDT28R0w==[/tex]设计一个[tex=4.357x1.286]xdWd+le+1BRUqLurvBNFdA==[/tex]码到[tex=4.357x1.286]ZgQrTvnzgRCnNVjXGGMCPQ==[/tex] 码的转换电路。

    • 1

      试用[tex=2.571x1.286]mNfB1p48xdtuDCrMDL8xHg==[/tex]实现代码转换电路,将余[tex=0.5x1.286]w9szX5MVVkKzPTQtDmrYaA==[/tex]码转换成[tex=1.929x1.286]mIfv3y6Q44PlEKA57Llh7Q==[/tex]码。余[tex=0.5x1.286]w9szX5MVVkKzPTQtDmrYaA==[/tex]码转换成[tex=1.929x1.286]mIfv3y6Q44PlEKA57Llh7Q==[/tex]码的对应关系如下表。[img=705x263]17d40c04e4c2a59.png[/img]

    • 2

      设计一个译码电路,将表[tex=2.0x1.286]tD2p4J5gRkoIqpvdb7A+Ew==[/tex]中余[tex=0.5x1.286]w9szX5MVVkKzPTQtDmrYaA==[/tex]码转换为[tex=1.929x1.286]SPlguV84hJOgerUz5t5QEQ==[/tex]码。

    • 3

      试用与非门实现将余 [tex=2.929x1.286]AbybBPdwT3NXGO00+hCBkQ==[/tex] 码转换为 [tex=4.357x1.286]xdWd+le+1BRUqLurvBNFdA==[/tex] 码的电路。

    • 4

      试用数值比较器[tex=3.643x1.286]U1ym9vosEBR0qlpSXLp+6w==[/tex]和必要的逻辑门设计一个余[tex=0.5x1.286]w9szX5MVVkKzPTQtDmrYaA==[/tex]码有效性测试电路,当输入为余[tex=0.5x1.286]w9szX5MVVkKzPTQtDmrYaA==[/tex]码时,输出为[tex=0.786x1.286]EUxNqKVfNfrBQZn3ZKQD6Q==[/tex]否则为[tex=0.5x1.286]XgTIkslIRkUR8ajnRk2deg==[/tex]。