虽然VHDL仿真器允许变量和信号设置初始值，但在实际应用中，VHDL综合器并不会把这些信息综合进去。
举一反三
- VHDL 仿真器允许变量和信号设置初值，但 VHDL 综合器则不会对其综合处理。 VHDL 仿真器允许变量和信号设置初值，但 VHDL 综合器则不会对其综合处理。 VHDL 仿真器允许变量和信号设置初值，但 VHDL 综合器则不会对其综合处理。 VHDL 仿真器允许变量和信号设置初值，但 VHDL 综合器则不会对其综合处理。 VHDL仿真器允许变量和信号赋初值，但综合器不会对其做综合。（ ）
- 将逻辑综合后的VHDL网表文件送到VHDL仿真器中所进行的仿真，称为（ ）
- 将布线器/适配器所产生的VHDL网表文件送到VHDL仿真器中所进行的仿真,称为（ ）
- 利用（ ）可以将VHDL程序进行编译、优化、转换和综合后得到网表文件。 A. 编译器 B. 仿真器 C. 综合器 D. 适配器 A: 编译器 B: 仿真器 C: 综合器 D: 适配器
- 将布线器/适配器所产生的VHDL网表文件送到VHDL仿真器中所进行的仿真,称为() A: 行为仿真 B: 功能仿真 C: 时序仿真