编写交通灯控制系统顶层模块的VerilogHDL程序(要求采用模块例化的方法)
modulejtd(inputclk,inputrst,inputkey,output[7:0]seg,output[1:0]sel);wireclk_1;wireclk_50;wire[24:0]cnt1;wirekey_fb;fen_pinfen_pin_inst(.clk(clk),.rst(rst),.clk_1(clk_1),.clk_50(clk_50));djsdjs_inst(.clk_1(clk_1),.clk_50(clk_50),.rst(rst),.key_fb(key_fb),.seg(seg),.sel(sel));jtd_ctrljtd_ctrl_inst(.clk_1(clk_1),.key(key),.cnt1(cnt1),.key_fb(key_fb),.sn_led(sn_led),.ew_led(ew_led));endmodule
举一反三
内容
- 0
在数字系统设计的过程中，完成各个子模块的编程之后，还需要编写一个模块，该模块含有所有子模块的连接关系的信息，一般称为顶层模块。（ ） A: 对 B: 错
- 1
程序员编写的程序，在ARM系统中运行时，存放在哪个模块中？ A: 存储模块 B: SOC模块 C: JTAG模块 D: 时钟模块
- 2
程序员编写的程序，在ARM系统中运行时，存放在哪个模块中？ A: 存储模块 B: 硬盘模块 C: JTAG模块 D: 时钟模块
- 3
模块是VerilogHDL的功能块。
- 4
VerilogHDL的模块端口定义用来声明电路设计模块的（）和（）。