Verilog HDL可以从算法级,门级到开关级的多种抽象设计层次的数字系统建模。（）
举一反三
- 在Verilog建模的过程中,实际电路可分为5个不同级别的抽象,其级别由低到高的顺序是? A: 开关级、门级、算法级、寄存器级、系统级 B: 开关级、门级、寄存器级、算法级、系统级 C: 门级、开关级、寄存器级、算法级、系统级 D: 门级、开关级、算法级、寄存器级、系统级
- Verilog HDL的描述电路的方式有 。 A: 行为或算法级 B: 数据流级 C: 门级 D: 开关级
- Verilog语言可以实现哪一层次的描述() A: RTL级 B: 算法级 C: 门级 D: RTL级和门级
- Verilog可以完全完成下列哪些设计层次的描述 A: 电子系统级 B: RTL级 C: 门级 D: 版图级物理级
- Verilog可以完全完成下列哪些设计层次的描述 A: 电子系统级 B: RTL级 C: 门级 D: 版图级物理级