并行语句中也有赋值语句，由于变量赋值符号是:=;信号赋值符号是<=.。
错误
举一反三
- 信号赋值语句在什么情况下作为并行语句？在什么情况下作顺序语句？信号赋值和变量赋值符号分别是什么？两种赋值符号有什么区别？
- 在VHDL语言中，关于操作符和赋值行为的描述以下哪些是正确的？ A: 变量的赋值符号是<= B: 变量的赋值符号是:= C: 信号的赋值符号是<= D: 信号的赋值符号是:= E: 变量赋值是立即赋值 F: 信号赋值是立即赋值 G: 变量赋值是延时赋值 H: 信号赋值是延时赋值
- 下面既是并行语句又是串行语句的是（）。 A: 变量赋值 B: 信号赋值 C: PROCESS语句 D: WHEN…ELSE语句
- VHDL中并行信号赋值语句有以下哪几种？（ ） A: 简单信号赋值语句 B: 条件信号赋值语句 C: 选择信号赋值语句 D: 函数调用返回语句
- 下列属于并行语句的是（ ） A: 进程语句 B: 并行信号赋值语句 C: LOOP循环语句 D: 条件信号赋值语句
内容
- 0
VHDL语言中，赋值语句主要有（ ）两种。 A: 常量赋值语句 B: 变量赋值语句 C: 信号赋值语句 D: 函数赋值语句
- 1
在Verilog HDL程序中，关于赋值语句，说法错误的是（ ）。 A: 非阻塞赋值方式，块结束后才完成赋值操作。 B: 阻塞赋值方式，赋值语句执行完，块才结束。 C: 非阻塞赋值的符号是=，阻塞赋值的符号是<=。 D: 对于阻塞赋值语句，语句执行完后，赋值目标的值立马改变。
- 2
在过程中的信号赋值语句是并行语句
- 3
并行简单信号赋值语句是VHDL并行语句结构的最基本的单元，它的语句格式如下：信号赋值目标：=表达式；
- 4
中国大学MOOC: 应用连续赋值语句assign赋值时，要求赋值符号的两边都必须是wire线网型变量。