关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 关注微信公众号《课帮忙》查题 公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！公告：维护QQ群：833371870，欢迎加入！ 2022-11-03 1. CMOS门电路的多余输入端悬空时，在逻辑上等效于输入高电平。 A: 正确 B: 错误 1. CMOS门电路的多余输入端悬空时，在逻辑上等效于输入高电平。A: 正确B: 错误 答案： 查看 举一反三 CMOS门电路的多余输入端悬空时，在逻辑上等效于输入高电平。 CMOS门电路的多余输入端悬空时，在逻辑上等效于输入高电平。（ ） CMOS门电路的多余输入端悬空时，在逻辑上等效于输入高电平 中国大学MOOC: 1. CMOS门电路的多余输入端悬空时，在逻辑上等效于输入高电平。 CMOS门电路中未使用的输入端悬空时相当于输入逻辑电平‘1’。 A: 正确 B: 错误
