试用 74HC138译码器设计组合电路,当二进制数ABCD能被5整除时，输出L为1,否则为0。
解:(i)当输人ABCD为0、5、10、15时,可以被5整除,输出L=1,除此之外，输出均为0。写出用最小项表示的逻辑表达式[tex=9.429x1.214]4r+feOT/Qer/EPwFdUjoMyz+445kKhaYfsYgB4xmhjldwzcr+TKOhFHXx503N0MV[/tex]。(ii)将3线-8线译码器扩展为4线-16线译码器,输入变量BCD分别接两片地址输入端[tex=1.143x1.214]tJUuOJdbVzTqIsfWLpfbrA==[/tex]、[tex=1.143x1.214]3aynhCDTo177N6SGn5MGOA==[/tex].[tex=1.143x1.214]K3aN6hq6YlkxctQWrLKQag==[/tex],输人变量A接片(0)的使能端[tex=1.143x1.357]c1oA2C6X0fHal68DUrQPHLSHcYo3N7SVZ0aUA5PXqMA=[/tex],同时接(1)的使能端[tex=1.143x1.214]9hR+EWmVxXuWMTCzdquMuw==[/tex]。当[tex=2.071x1.0]McFURFrm0MUXBAqHIJUFCw==[/tex]时，片(0)工作;当[tex=2.071x1.0]2bGTkvZ4q72r0LCdjKZdFw==[/tex]时,片(1)工作。译码器输出为低电平有效,所以将表达式变换为[tex=7.929x1.286]y3U8fuBgnSJ5FGrZJUB97W0RH/SZBTiazmbTZp+rMRqi1ak07ZDRpDF84BKg3QUlRqytPmbCNKkQL4x8lIsI5qSh/Lwdd21FkoUIgtJgLi2Y2pPGGRywQYBe0T/vjxBU[/tex](ili) 用一个四输人与非门即可实现该逻辑函数, 如图题解3.4.6所示。[img=576x616]17a0e6cd976f99e.png[/img]
举一反三
- 用或非门设计一个组合电路，其输入为8421BCD码，输出L。当输入数能被4整除时输出为1，其它情况下为0；下列设计正确的逻辑电路是 。
- 【简答题】试用与非门设计一组合逻辑电路,其输入为3位二进制数,当输入中有奇数个1时输出为1,否则输出为0
- 设计一个3变量的组合逻辑电路，要求输入为3位二进制数码，当输入可以被3整除时，电路输出商值；当不能被3整除时，输出为0。在下列图示电路中，正确的设计是 。
- 设计一个组合逻辑电路，该电路输入为一位十进制数的2421码ABCD，当输入的数为素数时，输出F为1，否则F为0，则输出函数F的卡诺图是（）。
- 当译码器74HC138的使能输入端都为0（E1=E2A’=E2B’=0），此时该译码器拒绝译码。
内容
- 0
设计一个用来判别一位 10 进制数的 8421BCD 码是否大于 5 的电路。如果输入值大于或等于 5 时, 电路输出为 1 ; 当输入小于 5 时, 电路输出为 0 。
- 1
构造一个有限状态机，当读取的输入符号所代表的数能够被3整除时，输出1；否则，输出0。
- 2
设计一个组合逻辑电路，其输入是一个四位二进制数，当该数大于或等于（10）10时，输出为1，否则输出为0，则其逻辑电路图为（）。
- 3
试用与非门设计一个三输入判一致电路，即当输入全相同时，输出为1，否则输出为0。
- 4
用与非门设计一个逻辑电路，其输入为三位二进制数，当输入[tex=7.0x1.214]IT48nqSexsP6U6n7HA1dbPBUWIR7SpkW/IIKLhvBiC0=[/tex]时，输出为1，否则输出为0。