在VHDL程序中，禁止将高阻态’Z’值赋给信号。
错误
举一反三
内容
- 0
高阻态Z可以在电路模块中被信号所传递。 A: 正确 B: 错误
- 1
ADC 0809状态机程序中包含三个过程结构，REG过程是主控时序过程，在时钟信号CLK驱动下将 next_state中的内容赋给现态信号CS。
- 2
ADC 0809状态机程序中包含三个过程结构，REG过程是主控时序过程，在时钟信号CLK驱动下将 next_state中的内容赋给现态信号CS。 A: 正确 B: 错误
- 3
VHDL中给信号赋值用()。 A:
- 4
下列关于信号数据对象的说法正确的是（）。 A: 在VHDL程序中，信号相当于数值寄存器，可以保留历史值。 B: 在VHDL程序中信号相当于电子电路内部硬件连接的连线。 C: 在VHDL程序中信号是个全局量，通常在结构体中定义。 D: 给信号赋初值用“<=”符号，在程序中，给信号赋值用“:=”符号。 E: 信号实际赋值过程和赋值语句的处理是分开进行的，也即信号赋值语句执行时附加了延时。 F: 信号具有一些属性。假设sig为一信号，则sig'event 表示如果sig值发生改变，则返回值true，否则为false；sig'event属性不可以综合。 G: 信号具有一些属性。假设sig为一信号，则sig'stable表示如果sig值保持不变，则返回值true，否则为false；sig'stable属性可以综合