时序仿真是在选择了具体器件并完成布局、布线之后进行的时序关系仿真，因此又称为前仿真。（ ）
错
举一反三
内容
- 0
下列哪个流程是基于EDA软件的FPGA / CPLD一般设计流程（ ）。 A: 设计输入->;逻辑设计->;逻辑综合->;功能仿真->;布局布线->;时序仿真->;编程下载 B: 逻辑设计->;设计输入->;逻辑综合->;功能仿真->;布局布线->;时序仿真->;编程下载 C: 逻辑设计->;设计输入->;逻辑综合->;时序仿真->;布局布线->;功能仿真->;编程下载 D: 逻辑设计->;设计输入->;逻辑综合->;布局布线->;功能仿真->;时序仿真->;编程下载
- 1
功能仿真是在设计输入完成之后，选择具体器件进行编译之前进行的逻辑功能验证，因此又称为后仿真。（ ）
- 2
不属于FPGA设计流程中的仿真环节是（ ）。 A: 结构仿真 B: 行为仿真 C: 时序仿真 D: 布局布线后仿真
- 3
VHDL时序仿真，已将器件特性考虑进去了，因此可以得到精确的时序仿真结果。
- 4
下列几种仿真中考虑了物理模型参数的仿真是（） A: 时序仿真 B: 功能仿真 C: 行为仿真 D: 逻辑仿真