begin PrevPwm <= PwmControl if (PwmControl != PrevPwm) begin DeadTimeCounter <= DeadTime; if (PwmControl) PwmLreg <= 0; else PwmHreg <= 0; end else if (DeadTimeCounter != 0) DeadTimeCounter <= DeadTimeCounter - 1; else begin if (PwmControl) PwmHreg <= 1; else PwmLreg <= 1; end end
A: 载波比较
B: 生成死区时间
C: 生成三角波信号
D: 生成正弦调制波
A: 载波比较
B: 生成死区时间
C: 生成三角波信号
D: 生成正弦调制波
举一反三
- 下面为某可变计数器的Verilog HDL代码，当A=1时，为7进制；当A=0时，为9进制。试补充完空白处代码。 module Alterable_Counter(A, clk, Q); input clk, A; output reg [3:0] Q; parameter N=7; parameter M=9; always @(posedge clk) begin if(A) begin if (__________) begin Q<=0; end else begin Q<=_______; end end else begin if (___________) begin Q<=0; end else begin Q<=Q+1; end end end endmodule
- 关于以下分频器程序中，clk为系统时钟，则该分频器的分频数是多少？输出信号的占空比是多少？always@ (posedge clk) begin if (divider==M) begin carry<=1; divider<=P; end else begin divider<=divider+1; carry<=0; end end
- 设矩阵\(N=\begin{bmatrix} 0 & A \\ B & 0 \end{bmatrix}\)，其中\(A=\begin{bmatrix}4 & 1 \\ 3& 1\end{bmatrix}\)，\(B=\begin{bmatrix}1 & 0 \\ 0& 1\end{bmatrix}\)，则\(N^{-1}=\)
- 下列矩阵中是单位矩阵的为（ ）. A: $\begin{pmatrix}1&1\\1&1\end{pmatrix}$ B: $\begin{pmatrix}1&0\\0&1\end{pmatrix}$ C: $\begin{pmatrix}1&0\\0&0\end{pmatrix}$ D: $\begin{pmatrix}0&1\\1&0\end{pmatrix}$
- 以下程序中，clk_50M为50MHz输入时钟，若想输出clk为2Hz的方波，则cnt的判断条件设置为多少？（） always@(posedge clk_50M) begin if (cnt == ? ) begin clk2_hz = 1'b1; cnt = 0; end else begin cnt = cnt + 1; clk2_hz = 1'b0; end end always@(posedge clk2_hz) clk =~ clk;