试画出 [tex=2.5x1.0]c3RbsUkjK5os9TfTrrkDK6XwfnbOrvA4qCwetSqHXd8=[/tex]与 [tex=2.357x1.0]NKZbji/cwlkXY67Hy4eeJg==[/tex]系列逻辑门电路的输出逻辑电平与输入逻辑电平示 意图。
举一反三
- 试画出[tex=2.5x1.0]UVfVK9CwzwpeYKzj86qzxQ==[/tex] 系列逻辑门电路的输出逻辑电平与输入逻辑电平示意图。
- 为了使[tex=4.071x1.0]21RqARoPv031OPQNgA10fA==[/tex]译码器的[tex=1.0x1.214]8Bs0lSFZp9nHOytRi8B/3A==[/tex]输出为低电平，请标出各输入端应置的逻辑电平。
- 在图P3.3(a)所示[tex=1.857x1.0]w7qLY+agLs0VWoyuQOyiQA==[/tex]门电路中,已知输入[tex=3.143x1.214]oFObQtwM9vyjjWL7fjyhww==[/tex]的波形如图P3.3(b)所示，试画出输出[tex=0.643x1.0]O+viFNA0oHTwnBtQyi80Zw==[/tex]的波形,并写出输出[tex=0.643x1.0]O+viFNA0oHTwnBtQyi80Zw==[/tex]的逻辑表达式。[img=606x244]17add7f2fc522db.png[/img]
- 试说明如下各种门电路中哪些输出端可以直接并联使用?(1）具有推拉输出（图腾柱）的 [tex=2.071x1.0]n4IYAyezWGlgkCdIRkhwBw==[/tex] 电路。(2) [tex=2.071x1.0]n4IYAyezWGlgkCdIRkhwBw==[/tex] 电路 [tex=1.5x1.0]WVEBOw4dPugTfRkBeW0x4Q==[/tex] 门。(3) [tex=2.071x1.0]n4IYAyezWGlgkCdIRkhwBw==[/tex] 电路三态门。(4) 具有互补输出（非门）结构的 [tex=3.0x1.0]twqrFFR6ogDJWE+h01Df8A==[/tex] 电路。(5) [tex=3.0x1.0]twqrFFR6ogDJWE+h01Df8A==[/tex] 电路 [tex=1.571x1.0]JPAoCuaLzeCkVvV+LmG5+w==[/tex] 门。(6) [tex=3.0x1.0]twqrFFR6ogDJWE+h01Df8A==[/tex] 电路三态门。
- 设计一个奇偶校验电路，当 4 个输入逻辑变量 [tex=0.786x1.0]kEam2pLJe4uAYVdcny2W5g==[/tex] 、[tex=0.786x1.0]ri6gmnf1+J9dGqG5/1sV6A==[/tex]、[tex=0.714x1.0]J/aA9EEo0KmJFnWWfX7LmQ==[/tex]、[tex=0.857x1.0]nFZS78e5wCWJ2ZClZqqa4Q==[/tex] 中有奇数个 "1" 时，输出为 1, 否则输出为 [tex=0.643x1.0]zF4Kx5he5zAWuyWsMZMVhw==[/tex] 。