边沿型D触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端D=0，在CP触发边沿作用下，其输出端Q为 。[img=292x261]1802e88d186e7f2.png[/img]
A: 上升沿，1
B: 下降沿，1
C: 上升沿，0
D: 下降沿，0
A: 上升沿，1
B: 下降沿，1
C: 上升沿，0
D: 下降沿，0
举一反三
- 边沿型D触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端D=1，在CP触发边沿作用下，其输出端Q为 。[img=292x261]1802e88c739ec82.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 边沿型D触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端D=0，在CP触发边沿作用下，其输出端Q为 。[img=104x146]18032a9541fd05a.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 边沿型D触发器的逻辑符号如图所示,其输出状态的变化,发生在时钟脉冲CP的————;已知输入端D=1,在CP触发边沿作用下,其输出端Q为————。 A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 主从型RS触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端S=1，R=0，在CP触发边沿作用下，其输出端Q为 。[img=117x146]1802e88cadadc1c.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- 主从型RS触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端S=0，R=1，在CP触发边沿作用下，其输出端Q为 。[img=117x146]180324c616a2629.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0