• 2022-06-16
    关于DIMMDDR4的间距设计要求,下列说法正确的是()。
    A: 同一DIMM的CLK之间等长保持在5mil内
    B: CMD信号之间间距:内层12mil,外层13.5mil
    C: CMD信号不DQ信号最小间距:内层32mil,外层27mil
    D: 同组DQ/ECC/DQS最小间距:内层17mil,外层19mil