• 2022-06-16
    由两个主从型JK触发器组成的逻辑电路如图所示,设Q1、Q2的初始态是00。已知输入信号A和脉冲信号cp的波形如图所示,当第二个cp脉冲作用时Q1Q2将变为()。
    A: 11
    B: 10
    C: 01
    D: 保持00不变
  • C

    内容

    • 0

      在主从结构的JK触发器中,已知J,K,CP为JK触发器时钟脉冲输入端,波形如图7-43所示,试画出Q和[tex=0.786x1.286]YDV/DhNwtngq9wWRMOyOow==[/tex]端的波形。设触发器的初始状态为Q=0。[img=368x244]17f4f94b467ddaa.png[/img]

    • 1

      分析由JK触发器组成如图4.2.69所示的时序逻辑电路。分析电路的逻辑功能,画出Q1、Q2输出波形。设初始状态是11。

    • 2

       设上升沿触发JK触发器的初始状态为0,CP和J、K信号如图题4.4.1所示,试画出其Q端的波形。[img=466x310]17a0f6bc564af93.png[/img]

    • 3

      J-K触发器电路如下图(a)所示,Q的初始状态为0,在CP脉冲作用下Q的波形为图(b)中的波形( )。9738191e521f01319cc1047fdc532f15.png

    • 4

      逻辑电路如图(a)所示,已知CP、C、D的工作波形如图(b)所示。试分析判断 是Q的输出波形。【图片】 (a)【图片】 (b)