图示SR锁存器为（ ）的SR锁存器。[img=125x87]18031b258a6615d.png[/img]
A: 使能信号[img=14x22]18031b259347ec1.png[/img]低电平有效，输入信号S、R高电平有效
B: 使能信号[img=14x22]18031b259347ec1.png[/img]高电平有效，输入信号S、R高电平有效
C: 使能信号[img=14x22]18031b259347ec1.png[/img]低电平有效，输入信号S、R低电平有效
D: 使能信号[img=14x22]18031b259347ec1.png[/img]无效，输入信号S、R高电平有效
A: 使能信号[img=14x22]18031b259347ec1.png[/img]低电平有效，输入信号S、R高电平有效
B: 使能信号[img=14x22]18031b259347ec1.png[/img]高电平有效，输入信号S、R高电平有效
C: 使能信号[img=14x22]18031b259347ec1.png[/img]低电平有效，输入信号S、R低电平有效
D: 使能信号[img=14x22]18031b259347ec1.png[/img]无效，输入信号S、R高电平有效
举一反三
- 在基本SR锁存器的符号中，S,R分别代表置1和置0输入信号。对于与非门构成的基本SR锁存器，S,R为低电平有效，而对于或非门构成的基本SR锁存器，其S,R为高电平有效。
- 与非门构成的基本 SR 锁存器的特性表如下，输入信号高电平有效。[img=513x651]1803a4d78cc5ffc.png[/img]
- 下图是D 锁存器定时图，下列说法正确的是 。 [img=240x129]180359b39f58ca3.png[/img] A: [img=13x21]180359b3a80c403.png[/img]表示输入数据信号D的建立时间。 B: [img=13x21]180359b3b1297c8.png[/img]表示输入数据信号D的保持时间。 C: [img=13x21]180359b3ba23399.png[/img]表示使能信号E脉冲宽度的最小值。 D: [img=13x21]180359b3c2b7431.png[/img]表示输出信号对输入信号的响应延迟时间，即输出Q从低电平到高电平对信号D的延迟时间 E: [img=13x21]180359b3cb81df8.png[/img]表示输出信号对输入信号的响应延迟时间，即输出Q从高电平到低电平对信号E的延迟时间。
- 下图是D 锁存器定时图，下列说法正确的是 。 [img=240x129]18030d5ba069a37.png[/img] A: [img=13x21]18030d5ba86a5b4.png[/img]表示输入数据信号D的建立时间。 B: [img=13x21]18030d5bb0d3954.png[/img]表示输入数据信号D的保持时间。 C: [img=13x21]18030d5bb9b71de.png[/img]表示使能信号E脉冲宽度的最小值。 D: [img=13x21]18030d5bc28d671.png[/img]表示输出信号对输入信号的响应延迟时间，即输出Q从低电平到高电平对信号D的延迟时间 E: [img=13x21]18030d5bcb73f98.png[/img]表示输出信号对输入信号的响应延迟时间，即输出Q从高电平到低电平对信号E的延迟时间。
- 编码器74LS148中，使能端和编码输入端的有效电平分别为 A: 低电平，高电平 B: 高电平，高电平 C: 高电平，低电平 D: 低电平，低电平