• 2022-06-19
    在Quartus软件环境中,编译Verilog源程序时要求( )
    A: 项目名称和顶层模块的名称不同
    B: 必须处理所有的警告信息
    C: 项目名称和顶层模块的名称相同
    D: 项目名称和顶层模块的名称可以相同也可以不同