使用带有异步清零端的 D 触发器设计第 15 题要求的 D 触发器(在清零端变为高电平后立即执行清零操作，无须等待下一个时钟下降沿)，并对这个 D 触发器进行测试。
举一反三
- 使用带同步清零端的 D 触发器（清零高电平有效，在时钟下降沿执行清零操作）设计下一个下降沿触发的 D 触发器，只能使用行为语句(提示：D 触发器的输出 q 应当声明为寄存器变量)。使用设计出的 D 触发器输出一个周期为 10 个时间单位的时钟信号。
- 下列几种说法中错误的是（ ）。 A: 对于下降沿触发的JK触发器而言，只有当时钟下降沿到来、且J=K=0时，触发器才能实现保持功能，否则，其它任何时候都无法做到。 B: 具有异步清零端的边沿触发器，只要清零信号有效，触发器就可以回零，不需要等待时钟边沿到来。 C: 对于同步清零方式的边沿触发器，即使清零信号有效，但是没有有效的时钟边沿，触发器也不能实现回零。 D: 边沿T触发器翻转功能的实现，必须等有效时钟边沿到来，且T=1。
- 按触发器触发方式的不同，触发器可分为（ ）。 A: 高电平触发和低电平触发 B: 上升沿触发和下降沿触发 C: 电平触发或边沿触发 D: 输入触发或时钟触发
- 当使用如下D触发器实现8位寄存器的时候，其清零是（）。[img=185x231]17e0b8adc3de3b0.png[/img] A: 异步清零，8个触发器“0”端共接 B: 异步清零，8个触发器“1”端共接 C: 同步清零，8个触发器“0”端共接 D: 同步清零，8个触发器“1”端共接
- 下图给出的是一个D触发器，ClrN是清零端，下面对于该触发器的分析存在错误的是（ ）。[img=250x119]1803023d9072aa3.jpg[/img] A: 输入输出波形：[img=398x222]1803023d9e58e1e.jpg[/img] B: 该触发器是同步清零方式。 C: 输入输出波形：[img=401x220]1803023dabf69f4.jpg[/img] D: 该触发器是异步清零方式。 E: 该触发器是上升沿触发。