• 2022-06-15
    设计一个字长为5位(包括奇偶校验位)的串行奇偶校验电路,要求每当收封5位码是奇数1时,就在最后一十筏验时刻输出1。
  • 解 若依赖状态图来设计,则有太多的独立状态,电路太复杂. 有两个阐题需要解决:一是如何判断已经输八5位串行数据,这可用横5计数器来完成;二是奇偶性如何判断,这只需一个触发器就能完成,令初态[tex=2.071x1.214]82SjQZ01EuFyyOPCyY+nQg==[/tex],在[tex=1.571x1.0]gqG5aPdQ6VRzQYwx+jlYlg==[/tex]作用下每来一位“l”状态翻转一次,来。状态不变。若在5个[tex=1.571x1.0]gqG5aPdQ6VRzQYwx+jlYlg==[/tex]后(即5位数据输入完).[tex=2.071x1.214]82SjQZ01EuFyyOPCyY+nQg==[/tex],则数据是偶数性;=1数据呈奇数性。[img=417x236]17add2468baed2f.png[/img]我们可选择异步二一五十进制计数器[tex=1.5x1.0]a6iP+s+WTjqRq9Xjyqm/BA==[/tex]54290,其接法如图6.5.9l所示。 外部[tex=1.571x1.0]gqG5aPdQ6VRzQYwx+jlYlg==[/tex]作为s进制计数器(由[tex=4.143x1.0]CM4apf1L5ewO6h1B/rlKRQ==[/tex]组成,状态为000→001→010→011→100)的时钟[tex=1.571x1.0]gqG5aPdQ6VRzQYwx+jlYlg==[/tex]1,[tex=1.571x1.0]gqG5aPdQ6VRzQYwx+jlYlg==[/tex]与串入数据相与后作为FF0(T‘触发器)的时钟[tex=1.571x1.0]gqG5aPdQ6VRzQYwx+jlYlg==[/tex].在最后一个[tex=1.571x1.0]gqG5aPdQ6VRzQYwx+jlYlg==[/tex]到来时·若[tex=1.143x1.214]mP8BNHL5SoDaqzpYVe5EHQ==[/tex]=1(奇数个1)与[tex=0.857x1.214]ChdusW5rAupjge6v/DGHRA==[/tex],(此时为1)相与后,则输出1。当然也可用图6 5 92来实现,但由于160的[tex=4.357x1.214]cqL8HylofahfgyNNyI9k6g==[/tex]既作为[tex=0.857x1.0]mV7zymYEzCaLBzDfm51xCg==[/tex]的开启信号又作为其清零信号簿([tex=1.571x1.0]gqG5aPdQ6VRzQYwx+jlYlg==[/tex]=[tex=2.286x1.214]RwkTHAZqo3AF4E43bto9iQ==[/tex]).故F只能维持一个根窄的正脉冲。[img=504x270]17add2638fd0a6c.png[/img]

    内容

    • 0

      5.在异步通信中,每个串行字符由:起始位,( ),奇偶校验位和停止位组成。 A: 起始位 B: 停止位 C: 奇偶校验位 D: 数据位

    • 1

      奇偶校验电路是一种校验代码传输正确性的电路。奇校验电路是当输入有奇数个1时,输出为1;偶校验电路是当输入有偶数个1时,输出为0。奇偶校验能检查数据传输中( )位码发生错误,但没有纠错的能力。 A: 1 B: 2 C: 3 D: 多

    • 2

      STM32的USART设置为奇偶校验功能后,当奇偶检验出错后,奇偶检验出错标志位置位。

    • 3

      在待发送的数据后面添加1位奇偶校验位,使整个数据中1的个数位奇数称为偶校验

    • 4

      奇偶校验就是将奇偶校验位添加到数据包中,使数据包中()的个数为奇数或偶数() A: 0 B: 1 C: CRC D: E5