一个电路的Verilog HDL模块声明包括 和 。
模块名字# 模块输入/输出端口列表
举一反三
内容
- 0
Verilog HDL的模块端口定义用来声明电路设计模块的( )端口。 A: 输入 B: 输出 C: 双向 D: 全部输入/输出
- 1
用Verilog HDL设计一个交通灯故障告警电路，HDL描述方法不限。
- 2
Verilog HDL 中如果一个变量类型没有声明，则默认是类型？
- 3
Verilog HDL的基本单元是模块。
- 4
在Verilog HDL中，模块的关键词是（ ）