Verilog HDL的基本单元是模块。
正确
举一反三
内容
- 0
一个电路的Verilog HDL模块声明包括 和 。
- 1
一个电路的Verilog HDL模块声明包括____________和_____________
- 2
Verilog HDL语言中基本单元是什么（ ） A: always语句 B: module C: main D: function
- 3
verilog程序是由构成的。 A: 程序 B: 模块 C: HDL D: 顺序语句
- 4
一个完整的verilog HDL程序由三个基本部分构成，分别是模块端口定义、信号类型说明和______ 。