Verilog HDL程序中，｛ ｝表示连接操作符。
对
举一反三
内容
- 0
Verilog HDL程序是由模块组成的。
- 1
verilog中的操作符“&“，“|“, ”^”,”~”为按位逻辑操作符
- 2
在Verilog HDL程序中，关于赋值语句，说法错误的是 （ ）
- 3
在verilog HDL语言中，程序中的注释可以被编译。
- 4
任何符合语法的Verilog HDL程序都可以综合。 （ ）