在Verilog HDL程序中，-11%3的结果为（ ）。
A: 3
B: 2
C: -2
D: -3
A: 3
B: 2
C: -2
D: -3
举一反三
- 在Verilog HDL程序中，有赋值语句"a=2;b=3;Y=a+b;"，则Y一定等于5。
- 对于Verilog HDL的算数运算表达式：“13%5”，其结果值是( )。 A: 13 B: 5 C: 3 D: 2
- 操作符是Verilog HDL预定义的函数名字，操作符由( )个字符组成。 A: 1 B: 2 C: 3 D: 1～3
- 在matlab中输入 a=[1 2 3;2 3 1;3 2 1]，则size(a)的运行结果为（） A: 3 3 B: 2 3 C: 1 3 D: 3 1
- 在Verilog程序中，reg[3:0] A; 若有赋值语句 A = 8'b00010011; 则A的取值为（ ）。 A: 8 B: 19 C: 3 D: 11