Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），它是以文本形式来描述数字系统硬件的结构和行为的语言。
对
举一反三
内容
- 0
下列关于Verilog HDL语言的描述中，不正确的选项是（ ）。 A: Verilog HDL可实现并行计算，C语言知识串行计算； B: Verilog HDL语言可以描述电路结构，C语言仅仅描述算法； C: Verilog HDL语言源于C语言，包括它的逻辑和延迟； D: Verilog HDL可以编写测试向量进行仿真和测试。
- 1
比较常用硬件描述语言有（ ） A: VHDL B: Verilog HDL C: ABEL D: C++
- 2
目前应用最广泛的硬件描述语言是（ ）。 A: VHDL B: Verilog HDL C: 汇编语言 D: C语言
- 3
目前使用最为广泛的硬件描述语言是（ ） A: C语言 B: 汇编语言 C: Verilog HDL D: Python编程语言
- 4
目前符合IEEE标准的硬件描述语言有哪两种？ A: verilog HDL和VHDL B: verilog HDL和AHDL C: AHDL和VHDL D: VHDL和C