要设计一个把19.44MHz的时钟分频到8kHz的分频电路，分频系数是（ ）。
A: 2410
B: 2420
C: 2430
D: 2440
A: 2410
B: 2420
C: 2430
D: 2440
举一反三
- 中国大学MOOC: 要设计一个把19.44MHz的时钟分频到8kHz的分频电路，分频系数是（ ）。
- 定时器时钟寄存器中3位控制位为001代表？ A: 使用内部时钟且不分频 B: 使用外部时钟且不分频 C: 使用外部时钟且分频系数为2 D: 使用内部时钟且分频系数为2
- 6.4MHz的的脉冲信号经一级10分频后输出为（）kHz，再经一级8分频后输出为（）kHz，最后经16分频后输出（）kHz。
- ADC12 时钟源分频系数与 ADC12DIVx 有关，如果分频系数为 4 ， ADC12DIVx 的取值为（）。
- ADC12初始化时,CSTARTADD_1|ADC12DIV_3|ADC12SSEL_2表示()。 A: 选择ADC12MEM1，时钟源：SMCLK3分频 B: 选择ADC12MEM1，时钟源：SMCLK4分频 C: 选择ADC12MEM1，时钟源：MCLK4分频 D: 选择ADC12MEM0，时钟源：MCLK3分频