或非门构成的基本RS触发器，输入端SR的约束条件是（ ）。
A: SR=0
B: SR=1
C: S’+R’=1
D: S’+R’=0
A: SR=0
B: SR=1
C: S’+R’=1
D: S’+R’=0
举一反三
- 由或非门构成的基本RS触发器，输入S、R的约束条件是( )。 A: SR=0 B: SR=1 C: S+R=0 D: S+R=1
- 或非门构成的SR锁存器，输入S、R的约束条件是（ ）。 A: SR=1 B: SR=0 C: S+R=1 D: S+R=0
- 图示为由或非门构成的基本SR锁存器,输入S、R的约束条件是() A: SR=0 B: SR=1 C: S+R=0 D: S+R=1
- 由或非门构成的SR锁存器，输入S、R的约束条件是 。 A: SR=0 B: SR=1 C: S+R=0 D: S+R=1
- 由或非门构成的基本SR锁存器，下列不是输入S、R的约束条件的是（ ）。 A: SR=0 B: SR=1 C: S+R=0 D: S+R=1