已知电路如下图a所示，两个触发器的初始状态均为0，如果输入端时钟CP的波形如下图b所示，则输出端Q1的波形为图b中的（ ）[img=549x310]18034743c5965db.png[/img] 图a[img=760x517]18034743d10cd42.png[/img] 图b
A: （1）
B: （2）
C: （3）
D: （4）
A: （1）
B: （2）
C: （3）
D: （4）
举一反三
- 已知电路如下图a所示，两个触发器的初始状态均为0，如果输入端时钟CP的波形如下图b所示，则输出端Q1的波形为图b中的（ ）[img=549x310]180347440120b9c.png[/img] 图a[img=760x517]180347440d62cbe.png[/img] 图b A: （1） B: （2） C: （3） D: （4）
- 已知电路如下图a所示，两个触发器的初始状态均为0，如果输入端时钟CP的波形如下图b所示，则输出端Q1的波形为图b中的（ ）[img=549x310]17de8a979ab1652.png[/img] 图a[img=760x517]17de8a97aa4ded9.png[/img] 图b A: （1） B: （2） C: （3） D: （4）
- 已知电路如下图（a）所示，两个触发器的初始状态均为0，如果输入端时钟CP的波形如下图（b）所示，，则输出端Q2的波形为图（b）中的（ ）。[img=617x788]18034742552e9a3.png[/img] A: （1） B: （2） C: （3） D: （4）
- 已知电路如下图a所示，两个触发器的初始状态均为0，如果输入端时钟CP的波形如下图b所示，则输出端Q1的波形为图b中的（ ）【图片】 图a【图片】 图b
- 试画出图题 5-19 所示电路中触发器输出 Q 1 、Q 2 端的波形，输入端 CLK 的波形如图所示。（设 Q 初始状态为 0）[img=375x150]17ad30304bb2a86.png[/img]