• 2022-06-07
    关于Verilog HDL中的模块调用,下列说法错误的是( )
    A: 在模块调用时,端口可以采用顺序相对应和形参实参相对应两种方式
    B: 在模块调用时,端口是两个模块联系的通道
    C: 在语句“Mydesign design(port1,port2);”中,被调用的模块名称为Mydesign
    D: 在模块调用时,必须严格按照模块定义的端口顺序来连接