"p∨q"为真的情况有: A: p=1,q=0 B: p=0,q=0 C: p=1,q=1 D: p=0,q=1
"p∨q"为真的情况有: A: p=1,q=0 B: p=0,q=0 C: p=1,q=1 D: p=0,q=1
pq为假的情况是: A: p=0,q=1 B: p=0,q=0 C: p=1,q=0 D: p=1,q=1
pq为假的情况是: A: p=0,q=1 B: p=0,q=0 C: p=1,q=0 D: p=1,q=1
p → q为假当且仅当( ) A: p=0,q=0 B: p=0,q=1 C: p=1,q=0 D: p=1,q=1
p → q为假当且仅当( ) A: p=0,q=0 B: p=0,q=1 C: p=1,q=0 D: p=1,q=1
满足命题公式(p∧q)→¬p的解释为 A: p=0,q=0 B: p=0,q=1 C: p=1,q=0 D: p=1,q=1
满足命题公式(p∧q)→¬p的解释为 A: p=0,q=0 B: p=0,q=1 C: p=1,q=0 D: p=1,q=1
由与非门构成的基本RS触发器当R’=1,S’=0时,触发器状态为( ) 。 A: Q=1,Q’=0 B: Q=0,Q’=1 C: Q=1,Q’=1 D: Q=0,Q’=0
由与非门构成的基本RS触发器当R’=1,S’=0时,触发器状态为( ) 。 A: Q=1,Q’=0 B: Q=0,Q’=1 C: Q=1,Q’=1 D: Q=0,Q’=0
对于基本RS触发器来说,RS=01时,则( )。 A: Q=0,非Q=1 B: Q=0,非Q=0 C: Q=1,非Q=1 D: Q=1,非Q=0
对于基本RS触发器来说,RS=01时,则( )。 A: Q=0,非Q=1 B: Q=0,非Q=0 C: Q=1,非Q=1 D: Q=1,非Q=0
或非门构成的基本RS触发器的输入S=1,R=1时,其输出状态为()。 A: Q=0,Q’=1 B: Q=1,Q’=0 C: Q=1,Q’=1 D: Q=0,Q’=0
或非门构成的基本RS触发器的输入S=1,R=1时,其输出状态为()。 A: Q=0,Q’=1 B: Q=1,Q’=0 C: Q=1,Q’=1 D: Q=0,Q’=0
(p∧q)→¬p命题公式的成真赋值为( ) A: p=0,q=0 B: p=0,q=1 C: p=1,q=0 D: p=1,q=1
(p∧q)→¬p命题公式的成真赋值为( ) A: p=0,q=0 B: p=0,q=1 C: p=1,q=0 D: p=1,q=1
与非门构成的SR锁存器的输入S=0,R=0时,其输出状态为()。 A: Q=0,Q’=1 B: Q=1,Q’=0 C: Q=1,Q’=1 D: Q=0,Q’=0
与非门构成的SR锁存器的输入S=0,R=0时,其输出状态为()。 A: Q=0,Q’=1 B: Q=1,Q’=0 C: Q=1,Q’=1 D: Q=0,Q’=0
如果函数处连续,则p、q的值为:() A: p=0,q=0 B: p=0,q=1 C: p=1,q=0 D: p=1,q=1
如果函数处连续,则p、q的值为:() A: p=0,q=0 B: p=0,q=1 C: p=1,q=0 D: p=1,q=1