为使基本R-S触发器处于“置0”状态，SD=( )，RD=( )。 A．SD=0，RD=0 B．SD=0，RD=1 C．SD=1，RD=0 D．SD=1，RD=1

为使基本R-S触发器处于“置1”状态，SD=( )，RD=( )。[img=216x239]17869f7ffac996d.png[/img] A: SD=1，RD=1 B: SD=0，RD=1 C: SD=0，RD=0 D: SD=1，RD=0

JK触发器和D触发器中,RD和SD可以预置触发器的初始状态,若使Q=0则( )。 A: RD = 0,SD = 0 B: RD = 0,SD = 1 C: RD = 1,SD = 0 D: RD = 1,SD = 1

由与非门构成的基本RS触发器，要使Qn+1=0,则输入信号应为( ) A: SD=RD=1 B: SD=RD=0 C: SD=1,RD=0 D: SD=0,RD=1

对存储器进行读操作时CPU输出控制信号有效是( ) A: RD* =0和M* / IO =1 B: RD* =0和M* / IO =0 C: RD *=1和M* / IO =1 D: RD *=1和M */ IO =1

货币创造乘数Km和法定准备金率Rd之间的关系是什么? A: Km=1/(1-Rd) B: Km=-1/(1-Rd) C: Km=1/Rd D: Km=-1/Rd

具有直接复位端Rd和置位端Sd的触发器，当触发器处于受CP脉冲控制的情况下工作时，这两端所加的信号为() A: Rd=0,Sd=0 B: Rd=1,Sd=1 C: Rd=1,Sd=0 D: Rd=0,Sd=1

若D触发器的现态为0，要使D触发器的次态Qn+1为1，应满足如下条件（）。 A: SD=1、RD=1、CP上升沿、D=1 B: SD=1、RD=0、CP上升沿、D=1 C: SD=1、RD=1、CP下降沿、D=1 D: SD=1、RD=0、CP下降沿、D=1

要将维持阻塞D触发器CT74LS74输出Q置为低电平0，则输入为（ ）。 A: D=0，`RD=1，`SD=1，输入CP负跃变 B: D=1，`RD=1，`SD=1，输入CP正跃变 C: D=1，`RD=1，`SD=0，输入CP正跃变 D: D=1，`RD=0，`SD=1，输入CP正跃变

若JK触发器的现态为0，要使JK触发器的次态Qn+1为1，应满足如下条件（）。 A: SD=1、RD=1、CP上升沿、J=1、K=1 B: SD=1、RD=0、CP上升沿、J=0、K=1 C: SD=1、RD=1、CP下降沿、J=1、K=1 D: SD=1、RD=0、CP下降沿、J=0、K=1