在下列符号组中，（ ）不能作为Verilog HDL的标识符。 A: CT74138 B: 74LS138 C: _74138 D: CT74138_
在下列符号组中，（ ）不能作为Verilog HDL的标识符。 A: CT74138 B: 74LS138 C: _74138 D: CT74138_
试用3线—8线译码器74138扩展为5线—32线译码器。译码器74138逻辑符号如图4.16 (a）所示。[br][/br][br][/br]
试用3线—8线译码器74138扩展为5线—32线译码器。译码器74138逻辑符号如图4.16 (a）所示。[br][/br][br][/br]
下列哪个IC具有将串行数据转换成并行数据的功能？A、74138 B、74165C、74165 D、74168 A: 74138 B: 74165 C: 74166 D: 74168
下列哪个IC具有将串行数据转换成并行数据的功能？A、74138 B、74165C、74165 D、74168 A: 74138 B: 74165 C: 74166 D: 74168
用3线-8线译码器74138（逻辑符号如下图所示）和与非门实现函数【图片】的功能时，74138的输出端（）连接与非门。【图片】
用3线-8线译码器74138（逻辑符号如下图所示）和与非门实现函数【图片】的功能时，74138的输出端（）连接与非门。【图片】
已知逻辑电路真值表如下，画出用74138实现该功能的逻辑电路。74138逻辑符号如图所示[img=194x219]17de8a429a93dff.png[/img] [img=159x205]17de8a42a7711b8.png[/img] 未知类型：{'options': ['', '', '', ''], 'type': 102}
已知逻辑电路真值表如下，画出用74138实现该功能的逻辑电路。74138逻辑符号如图所示[img=194x219]17de8a429a93dff.png[/img] [img=159x205]17de8a42a7711b8.png[/img] 未知类型：{'options': ['', '', '', ''], 'type': 102}
The 74138 decoder can also be used as ( ). A: an encoder B: a DEMUX C: a MUX D: none of the above
The 74138 decoder can also be used as ( ). A: an encoder B: a DEMUX C: a MUX D: none of the above
常用的一种3-8线译码器是_________ A: 74148 B: 74138 C: 7448 D: 74151
常用的一种3-8线译码器是_________ A: 74148 B: 74138 C: 7448 D: 74151
下列芯片中，是加法器的是（ ） A: 74147 B: 74148 C: 74138 D: 74283
下列芯片中，是加法器的是（ ） A: 74147 B: 74148 C: 74138 D: 74283
CPU与存储器的连接可使用（ ） A: 74138译码器 B: 门电路 C: 选择器 D: 分配器
CPU与存储器的连接可使用（ ） A: 74138译码器 B: 门电路 C: 选择器 D: 分配器
使用74138连成三人表决器需要几片与非门（ ）。 A: 1 B: 4 C: 2 D: 3
使用74138连成三人表决器需要几片与非门（ ）。 A: 1 B: 4 C: 2 D: 3