74LS90里面有两个独立的计数器，一个是（）进制计数器，其时钟脉冲端为CP0，...钟脉冲端为（），状态输出端为Q3Q2Q1
二 === Q0 === 五 === CP1
举一反三
- 74LS90里面有两个独立的计数器，一个是（）进制计数器，其时钟脉冲端为CP0，状态输出端为（）；另一个是（）进制计数器，其时钟脉冲端为（），状态输出端为Q3Q2Q1。
- 74LS90里面有两个独立的计数器，一个是（）进制计数器，其时钟脉冲端为CP0，状态输出端为（）；另一个是（）进制计数器，其时钟脉冲端为（），状态输出端为Q3Q2Q1。
- 74LS90里面有两个独立的计数器，一个是（）进制计数器，其时钟脉冲端为CP0，状态输出端为（）；另一个是（）进制计数器，其时钟脉冲端为（），状态输出端为Q3Q2Q1。（注：进制填写汉字）
- 1、74LS90里面有两个独立的计数器，一个是（ ）进制计数器，其时钟脉冲端为CP0，状态输出端为（ ）；另一个是（ ）进制计数器，其时钟脉冲端为（ ），状态输出端为Q3 Q2Q1
- 74LS90里面有两个独立的计数器，一个是进制计数器，其时钟脉冲端为CP0，另一个是进制计数器
内容
- 0
将边沿D触发器的Q’端与D端相连,则触发器Q端输出脉冲的频率为时钟脉冲CP的( ) A: 1/2 B: 1/4 C: 不变 D: 2倍
- 1
同步计数器各触发器的时钟脉冲输入端应接同一计数脉冲CP。（ ）
- 2
对钟控SR锁存器，当时钟脉冲为低电平时，输出端Q为( )
- 3
增减计数器有两个脉冲输入端，CU端的脉冲上升沿增1计数，CD端的脉冲上升沿减1计数。
- 4
计数器有两个输入端，即计数脉冲输入端CP和复位端R， R端比CP端优先权高。