触发器的传输延迟时间说明了输出端Q对于CP有效跳变沿响应时所需的时间。
举一反三
- 中国大学MOOC: 触发器的传输延迟时间说明了输出端Q对于CP有效跳变沿响应时所需的时间。
- 边沿型D触发器的逻辑符号如图所示,其输出状态的变化,发生在时钟脉冲CP的————;已知输入端D=1,在CP触发边沿作用下,其输出端Q为————。 A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- D触发器一定是CP的上升沿触发,JK触发器一定是CP的下降沿触发。
- 主从RS触发器的触发方式是主从触发方式，即CP下降沿有效
- 边沿型D触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的 ；已知输入端D=0，在CP触发边沿作用下，其输出端Q为 。[img=104x146]18032a9541fd05a.png[/img] A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0