Cache实验中如果trace存储器中是顺序访问序列时，自动测试模块命中率是多少？? 100%|0%|75%|50%
举一反三
- 中国大学MOOC: Cache实验中如果trace存储器中是顺序访问序列时，自动测试模块命中率是多少？
- 某计算机有cache、内存、辅存来实现虚拟存储器。如果数据在cache,访问它需要10ns;如果在内存但不在cache,需要60ns将其装入缓存,然后才能访问;如果不在内存而在辅存,需要5ms将其装入内存,再用60ns将其装入cache,然后才能访问。假设cache命中率是0.9,内存命中率为0.8(注:指cache未命中时,即余下的10%中内存的命中率为80%),则数据平均访问时间是多少(ns)?(1)
- 下列有关CACHE-主存存储系统说法正确是 A: CPU若访问Cache不命中，则此时需要将主存块装入Cache行 B: CPU若访问Cache时，能够从Cache获取想要访问的内存的数据，则称为Cache命中 C: Cache命中率可以达到100% D: 一般而言，随着Cache容量增大，命中率也会有所提升
- 假设CPU执行某段程序时，共访问Cache命中2000次，访问主存50次，cache命中率为（）%.
- 某计算机有cache、内存、辅存来实现虚拟存储器。如果数据在cache中，访问它需要20ns；如果在内存但不在cache，需要60ns将其装入缓存，然后才能访问；如果不在内存而在辅存，需要12ms将其读入内存，然后，用60ns再读入cache，然后才能访问。假设cache命中率为0.9，内存命中率为0.6，则数据平均访问时间是多少(ns)？