假定锁存器的初始状态为0。对于下图所示的电路和输入波形，输出端Q 的波形图为 。https://p.ananas.chaoxing.com/star3/origin/dab9b106f1709a4200dcd31e55a9b02b.png
举一反三
- 假定锁存器的初始状态为0。对于下图所示的电路和输入波形，输出端Q的波形图为 。 【图片】
- 一门电路的输入端A、B和输出端F的波形如下图所示,则该门电路为http://p.ananas.chaoxing.com/star3/origin/f8faabbf27f5a03a73e7cf019df59810.png
- 下图所示D锁存器，只有当使能端E=1时，输入端D的值才会影响到Q的状态。https://p.ananas.chaoxing.com/star3/origin/a3e674e1e9928638aae15e055ba0f88d.png
- 下图中,A、B为某逻辑电路的输入波形,Y为输出波形,则该逻辑电路为 。https://p.ananas.chaoxing.com/star3/origin/c2cea00983602adfeb5aa057a88cb1af.jpg
- 试画出图题 5-19 所示电路中触发器输出 Q 1 、Q 2 端的波形，输入端 CLK 的波形如图所示。（设 Q 初始状态为 0）[img=375x150]17ad30304bb2a86.png[/img]