CMOS门电路的多余输入端可以悬空,悬空时相当于输入为逻辑1。
×
举一反三
内容
- 0
CMOS门电路中未使用的输入端悬空时相当于输入逻辑电平‘1’。
- 1
CMOS门电路的多余输入端悬空时，在逻辑上等效于输入高电平。
- 2
CMOS门电路的多余输入端悬空时，在逻辑上等效于输入高电平。（ ）
- 3
CMOS门电路的多余输入端悬空时，在逻辑上等效于输入高电平
- 4
CMOS集成门电路不用的输入端可以悬空，悬空的输入端为“1”。