假设一个门电路时间延迟为T,全部采用2输入门电路构成的8位串行加法器时间延迟是()
A: 16T
B: 17T
C: 24T
D: 32T
A: 16T
B: 17T
C: 24T
D: 32T
B
举一反三
内容
- 0
假设所有门电路时间延迟为T，实验中32位快速加法器的最短时间延迟是（） A: 8T B: 10T C: 12T D: 64T
- 1
中国大学MOOC: 假设所有门电路时间延迟为T，MOOC实验中16位组内先行，组间先行进位快速加法器的最短时间延迟是（）
- 2
假定T表示一级门延迟,一个异或门的延迟为3T,则8位全先行进位加法器的关键路径延迟为()。 A: 6T B: 8T C: 16T D: 17T
- 3
若将探测时间、延迟时间、反应时间分别用T探测、T延迟、T反应表示，则三者之间应满足下面的时间关系（） A: （T探测 + T反应 ）= T延迟 B: （T探测 + T反应 ）＞ T延迟 C: （T探测 + T反应 ）≥ T延迟 D: （T探测 + T反应 ） ＜ T延迟
- 4
下列公式中（）是正确的。 A: T反应≧T探测+T延迟 B: T反应=T探测+T延迟 C: T反应≦T探测+T延迟