已知边沿JK触发器电路，初始状态为0，画出Q端的输出波形。[img=799x262]17e0ca1c1a2a2b7.png[/img]
举一反三
- 试画出图题 所示电路中触发器输出 Q 1 、Q 2 端的波形， CLK 的波形如图所示。（设 Q 初始状态为 0）[img=372x138]17ad300f4d5a211.png[/img]
- 试画出图题 5-20 所示电路中触发器输出 Q 1 、 Q 2 端的波形，CLK 的波形如图所示。（设 Q 初始状态为 0）[img=376x151]17ad303e340f96a.png[/img]
- 试画出图题 5-18 所示电路中触发器输出 Q 1 、 Q 2 端的波形，CLK 的波形如图所示。（设 Q 初始状态为 0）[img=371x143]17ad302075f78b0.png[/img]
- 已知电路及输入端A、B，时钟CP的波形如图所示，试画出输出端Q的波形，图中触发器为边沿型触发器，初始状态为0。[img=816x213]17d27f97500edd5.png[/img]
- 试画出图题 5-19 所示电路中触发器输出 Q 1 、Q 2 端的波形，输入端 CLK 的波形如图所示。（设 Q 初始状态为 0）[img=375x150]17ad30304bb2a86.png[/img]