D触发器的D输入端为1，输出端Q为0时，当CP脉冲有一个有效边沿信号时，D触发器的输出信号为
A: 0；
B: 1；
C: 0或者1；
D: 无法确定
A: 0；
B: 1；
C: 0或者1；
D: 无法确定
举一反三
- D触发器的D输入端为1，输出端Q为0时，当CP脉冲有一个有效边沿信号时，D触发器的输出信号为
- 中国大学MOOC: D触发器的D输入端为1，输出端Q为0时，当CP脉冲有一个有效边沿信号时，D触发器的输出信号为（ ）
- 边沿型D触发器的逻辑符号如图所示,其输出状态的变化,发生在时钟脉冲CP的————;已知输入端D=1,在CP触发边沿作用下,其输出端Q为————。 A: 上升沿，1 B: 下降沿，1 C: 上升沿，0 D: 下降沿，0
- JK边沿触发器器若J=K=1,则CP触发沿到达时,触发器的输出状态是:() A: 置0 B: 置1 C: 保持 D: 翻转
- 一个只有单端输入的边沿触发器，输入信号为0，原来所处状态Q=1，在时钟信号改变时，触发器状态Q变为0，则该触发器为（）。 A: RS触发器 B: JK触发器 C: D触发器 D: T触发器