D触发器的D输入端为1，输出端Q为0时，当CP脉冲有一个有效边沿信号时，D触发器的输出信号为
举一反三
- 中国大学MOOC: D触发器的D输入端为1，输出端Q为0时，当CP脉冲有一个有效边沿信号时，D触发器的输出信号为（ ）
- D触发器的D输入端为1，输出端Q为0时，当CP脉冲有一个有效边沿信号时，D触发器的输出信号为 A: 0； B: 1； C: 0或者1； D: 无法确定
- 边沿JK触发器在CP=1期间，J，K端输入信号发生变化时，输出Q端的状态没有影响。
- 边沿D触发器 在CP=1期间，输出状态随D端输入信号变化
- 主从型RS触发器的逻辑符号如图所示，其输出状态的变化，发生在时钟脉冲CP的————；已知输入端S=0，R=1，在CP触发边沿作用下，其输出端Q为————。 6ad6d5fd4caaab00e136104739ee6261.jpg