集成芯片74LS194的时钟动作沿是？
A: 时钟上升沿
B: 时钟下降沿
C: 上升和下降沿都有效
D: 上升沿和下降沿随机
A: 时钟上升沿
B: 时钟下降沿
C: 上升和下降沿都有效
D: 上升沿和下降沿随机
A
举一反三
内容
- 0
JK触发器为（ ）有效。 A: 电平 B: 上升沿 C: 下降沿 D: 时钟
- 1
74LS74芯片是集成、D触发器。 A: 双、上升沿 B: 双、下降沿 C: 单、上升沿 D: 单、下降沿
- 2
Verilog语言时钟信号上升沿触发为：_______________；下降沿触发为:_______________。
- 3
集成触发器芯片74LS74是（ ）触发方式（ ）触发器 A: 下降沿，D B: 下降沿，JK C: 上升沿，JK D: 上升沿，D
- 4
集成触发器芯片74LS74是（ ）触发方式（ ）触发器 A: 下降沿，D B: 下降沿，JK C: 上升沿，JK D: 上升沿，D